轻松成为设计高手，Verilog HDL 实用精解

轻松成为设计高手 ———Verilog HDL 实用精解如果开发者对于本文件有需要的可以参考。
本书主要分为3部分:第1~3章描述了VerilogHDL语言的基本概念、设计流程、语法与建模方式;第4~6章讨论如何合理使用VerilogHDL描述高性能的可综合电路;第7、8章重点描述了如何编写测试激励以及Verilog的仿真原理。另外,第9章对VerilogHDL语言的发展趋势做了展望。
可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等理工专业的教材,也可作为FPGA/CPLD逻辑设计工程师、IC工程师、硬件电路设计工程师的实用工具书。